Chapter 8.14 Effect of RL and Rsig
1.Pendahuluan[Back]
Rl (resistansi saluran) dan Rs (resistansi sumber) merupakan komponen penting dalam rangkaian elektronika yang mempengaruhi performa keseluruhan rangkaian. Nilai Rl dan Rs berperan dalam menentukan penguatan sinyal, impedansi input, dan karakteristik transfer fungsi rangkaian. Memahami efek dari keduanya sangatlah penting untuk mendesain dan menganalisis rangkaian secara efektif.
2.Tujuan[Back]
- Untuk memnuhi tugas pada mata kuliah elektronika
- Mengetahui efek Rl dan Rs pada rangkaian FET.
3.Alat dan Bahan[Back]
4.Dasar Teori[Back]
Bagian ini akan paralel dengan Bagian 5.16 dan 5.17 dari bab analisis ac sinyal kecil BJT yang berhubungan dengan efek resistansi sumber dan resistansi beban pada penguatan ac penguat. Sekali lagi ada dua pendekatan untuk analisis. Seseorang dapat dengan mudah mengganti ac untuk FET yang diminati dan melakukan analisis terperinci yang mirip dengan situasi tanpa beban, atau menerapkan persamaan dua port yang diperkenalkan pada Bagian 5.17. Semua persamaan dua port yang dikembangkan untuk transistor BJT berlaku untuk jaringan FET juga karena jumlah yang diminati didefinisikan pada terminal input dan output dan bukan komponen sistem.
Beberapa persamaan yang paling penting diulang di bawah ini untuk memberikan referensi yang mudah
untuk analisis bab ini dan untuk menyegarkan ingatan Anda tentang kesimpulan:
Beberapa kesimpulan penting tentang penguatan konfigurasi transistor BJT adalah juga berlaku untuk jaringan FET. Ini termasuk fakta-fakta berikut:
- Penguatan terbesar dari penguat adalah penguatan tanpa beban.
- Penguatan yang dibebani selalu lebih kecil dari penguatan tanpa beban.
- Impedansi sumber akan selalu mengurangi penguatan keseluruhan di bawah tanpa beban atau tingkat yang dimuat.
Secara umum, oleh karena itu
Ingatlah dari Bab 5 bahwa beberapa konfigurasi BJT sedemikian rupa sehingga impedansi keluaran
sensitif terhadap impedansi sumber atau impedansi input sensitif terhadap beban yang diterapkan. Namun, untuk jaringan FET:
Karena impedansi tinggi antara terminal gerbang dan saluran, orang umumnya dapat mengasumsikan bahwa impedansi input tidak terpengaruh oleh resistor beban dan output impedansi tidak terpengaruh oleh resistansi sumber.
Namun, kita harus selalu sadar bahwa ada situasi khusus di mana hal di atas di atas mungkin tidak sepenuhnya benar. Ambil contoh, konfigurasi umpan balik yang menghasilkan langsung hubungan antara jaringan input dan output. Meskipun resistor umpan balik biasanya berkali-kali lipat dari resistansi sumber, memungkinkan perkiraan bahwa sumbernya resistensi pada dasarnya adalah 0, itu memang menghadirkan situasi di mana resistensi sumber bisa mungkin mempengaruhi resistansi output atau resistansi beban dapat mempengaruhi impedansi input. Namun, secara umum, karena isolasi tinggi yang disediakan antara gerbang dan saluran pembuangan atau terminal sumber, persamaan umum untuk penguatan yang dimuat kurang kompleks dibandingkan dengan itu ditemui untuk transistor BJT. Ingatlah bahwa arus basis menyediakan hubungan langsung antara sirkuit input dan output dari setiap konfigurasi transistor BJT. Untuk mendemonstrasikan setiap pendekatan, mari kita periksa konfigurasi bias sendiri dari Gbr. 8.45 with a bypassed source resistance. Substituting the ac equivalent model for the JFET results
in the configuration of Fig. 8.46 .
Perhatikan bahwa resistansi beban muncul secara paralel dengan resistansi pengurasan dan sumber
Resistansi sumber Rsig muncul secara seri dengan resistansi gerbang R. Untuk penguatan tegangan keseluruhan
hasilnya adalah bentuk modifikasi dari Persamaan (8.21):
Impedansi output sama dengan yang diperoleh untuk situasi tanpa beban tanpa sumber resistensi:
Impedansi input tetap sebagai berikut
yang untuk sebagian besar aplikasi di mana RG >> Rsig dan RD ||
RL << rd menghasilkan
Jika sekarang kita beralih ke pendekatan dua port untuk jaringan yang sama, persamaan untuk keseluruhan memperoleh keuntungan menjadi
mencocokkan hasil sebelumnya.
Penurunan di atas disertakan untuk menunjukkan bahwa hasil yang sama akan diperoleh menggunakan kedua pendekatan tersebut. Jika nilai numerik untuk R i, R o, dan AvNL tersedia, maka hanya tinggal mensubstitusikan nilai-nilai tersebut ke dalam Persamaan (8.57). Melanjutkan dengan cara yang sama untuk konfigurasi yang paling umum menghasilkan persamaan pada Tabel 8.2.
5. Percobaan[Back]
1. Prosedur
- Untuk membuat rangkaian ini, pertama, siapkan semua alat dan bahan yang bersangkutan, di ambil dari library proteus
- Letakkan semua alat dan bahan sesuai dengan posisi dimana alat dan bahan terletak.
- Tepatkan posisi letak nya dengan gambar rangkaian
- Selanjutnya, hubungkan semua alat dan bahan menjadi suatu rangkaian yang utuh
- Lalu mencoba menjalankan rangkaian , jika tidak terjadi error, maka motor akan bergerak yang berarti rangkaian bekerja
2. Rangkaian Simulasi dan Prinsip Kerja
Gambar Rangkaian :
Simulasi Rangkaian
- Sinyal input (Vin) yang bervariasi akan menyebabkan perubahan tegangan gate transistor Q1.
- Perubahan tegangan gate ini akan mengontrol arus drain (Id) yang mengalir melalui transistor Q1.
- Arus drain yang bervariasi ini akan menghasilkan sinyal output (Vout) yang diperkuat pada terminal drain.
- Rangkaian ini dirancang untuk memperkuat sinyal frekuensi tinggi dengan gain yang ditentukan oleh nilai R1 dan R2.
Rangkaian 8.45
6. Download File[Back]
- Download File FIG.8.45 klik disini
- Download Datasheet Multimeter klik disini
- Download Datasheet JFET klik disini
- Download Datasheet Resistor klik disini
- Download Datasheet Kapasitor klik disini
- Download Datasheet Vsine klik disini
Komentar
Posting Komentar