Analisa Percobaan 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

 1. Jurnal [kembali]

 2. Alat dan Bahan [kembali]

a.Panel DL 2203D 

b.Panel DL 2203C 

c.Panel DL 2203S

Gambar Module D’Lorenzo

d. Jumper

Gambar Kabel Jumper

e. IC 74LS112 (JK filp flop)

Gambar IC 74LS112

 f. Power DC

Gambar Power DC

g. Switch (SW-SPDT)

Gambar Switch

h. Logicprobe

Gambar Logic Probe

 3. Rangkaian Simulasi [kembali]

Gambar Rangkaian Simulasi

 4. Prinsip Kerja Rangkaian [kembali]

Rangkaian JK flip-flop 74LS112 dengan input J dan K dihubungkan langsung ke logika 1 sehingga bekerja dalam mode toggle. Saklar SW4 (B2) berfungsi sebagai clock, sehingga setiap kali diberi pulsa, output Q (H7) akan berubah ke kondisi kebalikannya dan Q̅ (H6) mengikuti sebagai komplemen. Saklar SW3 (B1) terhubung ke input S (preset) yang dapat langsung memaksa output Q menjadi 1 tanpa menunggu clock, sedangkan saklar SW5 (B0) terhubung ke input R (reset) yang dapat langsung memaksa output Q menjadi 0. Dengan demikian, rangkaian ini memperlihatkan prinsip kerja JK flip-flop dalam mode toggle yang dilengkapi dengan fasilitas set dan reset asinkron.

 5. Video Rangkaian [kembali]

Video Simulasi Rangkaian Percobaan 2

 6. Analisa [kembali]

 7. Link Download [kembali]

Download Rangkaian 2B (klik disini)

Download Datasheet 74LS112 (klik disini)